1樓:匿名使用者
ttl電路中輸入端懸空就是輸入端沒有和其他任何電路連線,ttl電路輸入端懸空相當於輸入端為輸入高電平,但不抗干擾。
數位電路中,接線端子懸空是什麼意思
2樓:小小芝麻大大夢
接線端子懸空的意思是引腳不接任何訊號,既不與高電平相接,也不與低電平相連。懸空在數字邏輯電路中指邏輯器件的輸入引腳既不接高電平,也不接低電平。
由於邏輯器件的內部結構,當它輸入引腳懸空時,相當於該引腳接了高電平。一般實際運用時,引腳不建議懸空,易受干擾。也稱為「浮空」。
擴充套件資料
接線端子可以分為 、歐式接線端子系列、 插拔式接線端子系列、變壓器接線端子、建築物佈線端子、柵欄式接線端子系列、彈簧式接線端子系列、軌道式接線端子系列、穿牆式接線端子系列,光電耦合型接線端子系列、110端子、205端子、250端子、187端子、od2.2圓環端子、2.5圓環端子、3.
2圓環端子。
4.2圓環端子、2圓環端子、6.4圓環端子、8.
4圓環端子、11圓環端子、13圓環端子旗型系列端子和護套系列、各類環形端子、管形端子、接線端子、銅帶鐵帶(2-03、4-03、4-04、6-03、6-04)等。
3樓:費菲菲
懸空腳就是不與高電平相接,也不與低電平相連。cmos與非閘電路的輸入端懸空這種情況是不允許出現的。因為稍微有外來的干擾就會造成輸入端電平不斷變化(輸入阻抗太大),相應輸出端也就不穩定。
這和ttl電路不一樣,ttl電路一般輸入端開路是邏輯1,但也有內部下拉的情況,但是一般輸出端的值是確定的。
4樓:匿名使用者
懸空一般當做高電平處理,即輸入為1.
ttl 閘電路和cmos閘電路輸入端懸空有什麼區別
5樓:匿名使用者
ttl電路對於閒著的輸入端得處理原則是:1:對於與非門可以直接接電源vcc或是接個1--10k電阻接電源。
2:若前級驅動允許可將閒置的輸入端懸空(相當於1)。3:
在外界干擾很小時,與非門的閒置端可以懸空(相當於1)。3:或非門不用的應接地,與或門中不適用的與門至少有一個輸入端接地。
***s端不允許懸空。
6樓:鄭浪啪
1、結構不同。
ttl閘電路是由電晶體構成的邏輯電路,cmos閘電路以mos管作為開關器件的閘電路是cmos閘電路,其中為p-mos管和n-mos管構成互補的結構形式。
2、電壓電流不同。
由於器件的電壓不同,ttl電路和cmos電路定義的高低電平電壓以及電流不一樣.。所謂的需要加ttl訊號就是可以以ttl標準的高或低電平訊號來觸發它,而所謂的ttl訊號是一個電平標準。
CMOS和TTL整合閘電路多餘輸入端怎麼處理
cmos和ttl整合閘電路多餘輸抄入端的襲處理應該以不影響電路正常工作為原則。ttl整合閘電路大都應該接高電平 極少數接地,如與或非門 cmos整合閘電路,與門 與非門應該接高電平 或門和或非門應該接地電平。滿意請採納。ttl與非閘電路多餘輸入端的處理方法 對於ttl 與非門,只要電路輸入端有低電平...
運放應用電路中同相輸入端電阻和反向輸入端電阻的問題
你的分析基本上是對的，vp和vn的電壓等於r1上的電壓。但r4上電壓和r1上電壓也是相等的。下面我們用 虛斷 和 虛短 來分析一下由r4 r2 r1組成的迴路 由 虛短 得到 vp vn，那麼r4 r2 r1就組成了迴路，利用 虛斷 來分析r2中無電流所以r2上無電壓 這一點你在上面已經分析到了 那...
為什麼與閘電路一個輸入端為0時其他輸入端不導通
與門啊。與門啊老大。與門是and邏輯啊老大。給他一個00乘上什麼東西有可能給出一個1給你？二極體與閘電路中，當兩個輸入電壓分別為0.7和3v時，為什麼輸入為0.7的二極體優先導通？7 這裡採用了二極體的恆壓降模型，即二極體導通後，其2端有個恆定的壓降0.7v，也可以採用二極體的理想模型，即二極體導通...