1樓:
ttl邏輯閘輸入端通過小電阻入地,相當於接低電平;
通過大電阻入地,相當於回
接高電平;
如果接在vcc上,無論是直接相連、通過小電阻、通過大電阻,都是輸入的高電平;
大電阻指的是大於「開門電阻」,小電阻指的是小於「關門電阻」。
oc門的輸出相「線與」,兩個oc門的輸出只要有一個為0,則輸出就是0,否則為1.
解釋:oc 指的是開集電極輸出,npn三極體發射極接地,從集電極輸出。顯然如果三極體開通,則集電極為0;如答果不開通,集電極懸空的話,既不是1也不是0,所以往往要通過外接電阻連到vcc,
兩oc門三極體集電極連在一起,又通過電阻接到vcc,當然是只要一個開通,輸出就是0
沒有畫圖,因為上傳**很可能不能提交,見諒。
望採納。
2樓:匿名使用者
輸入端接ucc是高電平,接地是低電平。
為什麼ttl閘電路的輸入端懸空時相當於邏輯1
3樓:維維豆奶
因為懸空時可以看作是輸入端接一個無窮大的電阻,當輸入電
阻大於ikω時,輸入電平就變為閾值電壓uth即為高電平,所以相當於邏輯1。數位電路中,把電壓的高低用邏輯電平來表示。
邏輯電平包括高電平和低電平這兩種。在ttl閘電路中,把大於3.5伏的電壓規定為邏輯高電平,用數字1表示;把電壓小於0.3伏的電壓規定為邏輯低電平,用數字0表示。
4樓:匿名使用者
因為懸空時相當於為高阻抗,電壓不為零,此時故為1;接地時相當於沒有阻抗,此端電壓與地電位相同、為零,此時故為0。
ttl門的輸入是從射極輸入,如果懸空,輸入端的那個三極體是截止的,這和輸入高電平(即1)的情況是一樣的,也就相當於輸入1。
在數字邏輯電路中,低電平表示0,高電平表示1。一般規定低電平為0~0.25v,高電平為3.5~5v。
如在移動裝置中電池的電壓會隨使用時間的的推移而降低,如果規定高電平最低為3.5v的話可能裝置的使用時間會大大降低,此時規定的高電平電壓會低一點,最低會有1.7v左右。
擴充套件資料
數位電路中,把電壓的高低用邏輯電平來表示。邏輯電平包括高電平和低電平這兩種。不同的元器件形成的數位電路,電壓對應的邏輯電平也不同。
在ttl閘電路中,把大於3.5伏的電壓規定為邏輯高電平,用數字1表示;把電壓小於0.3伏的電壓規定為邏輯低電平,用數字0表示。
數字電平從低電平(數字「0」)變為高電平(數字「1」)的那一瞬間(時刻)叫作上升沿;數字電平從高電平(數字「1」)變為低電平(數字「0」)的那一瞬間叫作下降沿。
5樓:匿名使用者
再給你一個圖看一下,你就明白了。
因為ttl門的輸入是從射極輸入,如果懸空,輸入端的那個三極體是截止的,這和輸入高電平(即1)的情況是一樣的,也就相當於輸入1。你看一下ttl反相器的內部電路就知道了。
如圖,這是ttl反相器的內部結構,你可以看到輸入端確實是射極輸入的,建議你看一下數電中關於閘電路章節的知識
6樓:匿名使用者
這種很容易理解的,懸空為1、接地為0。懸空時相當於為高阻抗,電壓不為零,此時故為1,接地時相當於沒有阻抗,此端電壓與地電位相同、為零,此時故為0
邏輯閘電路非門符號問題,邏輯閘電路的符號及邏輯功能
內部電路會有所區別,這個不是我們關心的,應該是懸空狀態的預設輸入是什麼的意思,圓圈在方塊之前的,輸入懸空時上電後就輸出高電平,另一種則反。分別畫出與,或,非三種基本邏輯閘電路符號 與,或,非三種基本邏輯閘電路符號是 1 邏輯非 邏輯與 邏輯或 是三種邏輯運算子。2 邏輯與 相當於生活中說的 並且 就...
CMOS和TTL整合閘電路多餘輸入端怎麼處理
cmos和ttl整合閘電路多餘輸抄入端的襲處理應該以不影響電路正常工作為原則。ttl整合閘電路大都應該接高電平 極少數接地,如與或非門 cmos整合閘電路,與門 與非門應該接高電平 或門和或非門應該接地電平。滿意請採納。ttl與非閘電路多餘輸入端的處理方法 對於ttl 與非門,只要電路輸入端有低電平...
為什麼與閘電路一個輸入端為0時其他輸入端不導通
與門啊。與門啊老大。與門是and邏輯啊老大。給他一個00乘上什麼東西有可能給出一個1給你？二極體與閘電路中，當兩個輸入電壓分別為0.7和3v時，為什麼輸入為0.7的二極體優先導通？7 這裡採用了二極體的恆壓降模型，即二極體導通後，其2端有個恆定的壓降0.7v，也可以採用二極體的理想模型，即二極體導通...