1樓：匿名使用者
對你畫pcb沒有影響就行的，但是在後面drc檢查時，肯定會提示你有錯誤存在的。
最好的方法還是修改原理圖，再重新生成網表匯入pcb。
在cadence的allegro中畫了一個pcb的封裝，但在匯入網表生成pcb時引腳一發生的偏移，求各位大神解釋下 100
2樓：匿名使用者
你看看copy
你的那個引腳的pad，在bai
建立的時候是不是加了偏移，offset
或者是因為你du的那zhi個焊盤是由shape 做的，而你做shape的時候dao零點沒在中心，而在那個角上。然後你做成pad呼叫，再調入pcb中就偏移了
3樓：李金宮
這個copy很簡單，可肯定是你在建封裝時發生偏移了，1、你開啟part develpor看裡面的預覽是不是已經偏移了。2、確認library裡面沒有偏移，在pcb editer裡面tools 下refresh一下，或者在在place裡面update symbols一下你的封裝。3、如果還是偏移，重新開啟你的封裝檢視。
4、確認封裝建立正確但是就是偏移，那麼很有可能在你的physical資料夾下有一個和你的封裝名字一摸一樣的封裝檔案，刪掉後再refresh就可以了。
4樓：一座小宇宙
對的，第一個回答抄
是正解。主襲要是焊盤的bai
問題，你重做一下du焊盤試試zhi，在製作的過程中始dao終要注意焊盤的中心點儘量放在圖紙的中心點，否則還會有很多莫名其妙的問題，以前我第一次畫的時候就是因為這個，元器件不能正常擺放
5樓：手機使用者
先找到晶片的
bai各種參du數，如晶片引腳間距等，最zhi好是看晶片的datasheet再根dao據規則在pad designer裡面做版焊盤
權（如果庫裡面有，可以不做），做好焊盤後，在pcb editor裡面做器件的封裝。然後就ok了。
allegro如何避免匯入網表後器件佈局更改
6樓：匿名使用者
零件序號都來變了的網源絡表，匯入allegro當然會改變布bai局，這沒有好辦法，要麼原du
理圖手工把序號zhi改回dao來，要麼在allegro中將原來的佈局做一個模板（.mdd）,匯入新的網路表後選擇相關元件，按照佈局模板擺放，比較快!
希望能幫助到你，希望被採納！
padslayout中匯入orcad的asc檔案出現下列警告該怎
封裝bai能不能匯入？du 你可以開啟asc 檔案。zhi把頭dao檔案修改一下。或者在orcad 生成網表的時候。回勾選上 右邊的答 greate bga list 專案。就應該沒問題了。如果還有問題直接問我。幫你搞定。操作步驟 1 用orcad capture cis 10.5匯出網路表，並把儲...
如何在android studio中匯入jni生成的 so庫
1 老版本，方法如下 task copynativelibs type copy into new file builddir,native libs tasks.withtype compile clean.dependson cleancopynativelibs pkgtask.jnidir ...
在AE中匯入PS的問題，AE中如何匯入photoshop路徑
建議 重新匯入 先處理1 妥當後,再處理2 希望問題得到解決 這個要去論壇裡詢問 或者 問 是不是檔名字一樣了 那個方框只是羽毛大小的方框，匯出來是沒有的 ae中如何匯入photoshop路徑 ae中匯入photoshop路徑的操作方法和步驟如下 1 首先，開啟ps，ctrl n 建立一個新的 畫布...